特許
J-GLOBAL ID：200903041852497541

強誘電体キャパシタメモリセルおよび半導体記憶装置

発明者：
大石 司

大石 司 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-322741
公開番号（公開出願番号）：特開平8-180672
出願日： 1994年12月26日
公開日（公表日）： 1996年07月12日
要約：
【要約】【目的】 強誘電体キャパシタを用いた不揮発性半導体装置のメモリセルを提供する。【構成】 NチャネルMOSFET16およびPチャネルMOSFET20よりなる第1の反転回路と、NチャネルMOSFET18およびPチャネルMOSFET22からなる第2の反転回路とから構成される双安定記憶素子において、第1の反転回路の入力に一端が結合され、かつ固定電位Vcpに他端が結合される第1の強誘電体キャパシタ36と第2の反転回路の入力に一端が結合され、かつ固定電位Vcpに他端が結合される第2の強誘電体キャパシタとでメモリセルが構成される。固定電位Vcpは外部から任意の値に変化させることが可能であるため、強誘電体キャパシタ36および38に印加される電界の強度を任意の値に設定することが可能である。
請求項（抜粋）：
入力および出力を有する第1の反転回路と、前記第1の反転回路の入力および出力にそれぞれ結合された出力および入力を有する第2の反転回路とからなる双安定記憶素子と、固定電位を発生する電源と、前記第1の反転回路の入力に一端が結合され、かつ前記固定電位に他端が結合される第1の強誘電体キャパシタと、前記第2の反転回路の入力に一端が結合され、かつ前記固定電位に他端が結合される第2の強誘電体キャパシタとを備える、強誘電体キャパシタメモリセル。
IPC (4件)：
G11C 11/22 ,  G11C 29/00 301 ,  H01L 27/10 421 ,  H01L 27/105
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM