特許
J-GLOBAL ID：200903041867078790
コムフィルタ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-222944
公開番号（公開出願番号）：特開平7-079446
出願日： 1993年09月08日
公開日（公表日）： 1995年03月20日
要約：
【要約】 (修正有)【目的】規格外のクロマ信号を検出し、ドット妨害の防止可能なコムフィルタ。【構成】1水平期間に相当の遅延線2および3と、入力端子1のコンポジット・ビデオ信号と、該遅延線の接続点の信号の減算回路4と、接続点と遅延線の他端の信号の減算回路5と、入力端子と、遅延線3の他端の信号の加算回路6と、該出力信号と、遅延線2および3の接続点の信号の減算回路7と、該出力信号の帯域フィルタ8、帯域フィルタ9、帯域フィルタ10、帯域フィルタ11と、減算回路4、5、7の出力信号の信号切替回路14と、帯域フィルタ8、9、10、11の出力信号の信号切替回路15と、入力端子1の信号、遅延線の接続点および遅延線3の他端の信号の信号切替回路14および15の信号選択用切替信号の出力垂直相関検出回路12と、選択した信号の信号切替回路16と、信号切替回路16の信号選択機能を制御する切替信号を出力する水平相関検出回路13と、信号切替回路16における選択信号と、調整遅延線17の減算回路18と、を備える。
請求項（抜粋）：
1水平期間に相当する遅延量を有し、一端Aが所定のコンポジット・ビデオ信号が入力される入力端子に接続される第1の遅延線と、1水平期間に相当する遅延量を有し、接続点Bを介して前記第1の遅延線に直列接続される第2の遅延線と、前記入力端子における信号と、前記第1および第2の遅延線の接続点Bにおける信号の減算処理を行う第1の減算回路と、前記第1および第2の遅延線の接続点Bにおける信号と、前記第2の遅延線の他端Cにおける信号の減算処理を行う第2の減算回路と、前記入力端子における信号と、前記第2の遅延線の他端Cにおける信号の加算処理を行う加算回路と、前期加算回路の出力信号と、前記接続点Bにおける信号の減算処理を行う第3の減算回路と、前記第3の減算回路の出力信号を入力とする第1の帯域フィルタと、前記第1の減算回路の出力信号を入力とする第2の帯域フィルタと、前記接続点Bにおける信号を入力とする第3の帯域フィルタと、前記第2の減算回路の出力信号を入力とする第4の帯域フィルタと、前記第1、第2および第3の減算回路の出力信号を入力とする第1の信号切替回路と、前記第1、第2、第3および第4の帯域フィルタの出力信号を入力とする第2の信号切替回路と、前記入力端子における信号、前記接続点Bにおける信号および前記第2の遅延線の他端Cにおける信号を入力して、前記第1および第2の信号切替回路における信号選択機能を制御するための切替信号を出力する垂直相関検出回路と、前記第1および第2の信号切替回路において選択されて出力される信号を入力する第3の信号切替回路と、前記入力端子における信号、前記接続点Bにおける信号および前記第2の遅延線の他端Cにおける信号を入力して、前記第3の信号切替回路における信号選択機能を制御するための切替信号を出力する水平相関検出回路と、前記接続点Bにおける信号を入力して、当該信号の遅延量を調整して出力する調整遅延線と、前記第3の信号切替回路において選択されて出力される信号と、前記調整遅延線の出力信号の減算処理を行う第4の減算回路と、を少なくとも備え、前記第3の信号切替回路の出力端および前記第4の減算回路の出力端が、それぞれ第1および第2の出力端子に接続されて構成されることを特徴とするコムフィルタ。
引用特許：
前のページに戻る
