特許

J-GLOBAL ID：200903041874896121

動的コンパクト命令を有するスケーラブル命令セットアーキテクチャのための方法及び装置

発明者： ペカネック, ジェラルド, ジー. ,  バリー, エドウィン, エフ. ,  レヴィッラ, ジュアン, ギレルモ ,  ラルセン, ラリー, ディ.
出願人/特許権者： ボプス インコーポレイテッド
代理人 (1件)： 大塚 康徳 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-590073
公開番号（公開出願番号）：特表2002-533815
出願日： 1999年12月14日
公開日（公表日）： 2002年10月08日
要約：

【要約】階層型命令セットアーキテクチャ(ISA)(図1B)は、プラグ可能命令セット機能及びアレイプロセッサ(100)のサポートを提供する。プラグ可能命令セットは、コード密度及び性能改善のためにプロセッサ・アーキテクチャに容易に加えることができる。本明細書の対象は、プログラマが1組のコンパクト化命令(510)をタスクごとに動的に作成することを可能にする固有コンパクト化命令セットである。これらのコンパクト化命令(510)は、アレイプロセッサ(100)上で実行することができる。加えて、成長を可能にし、多数の命令を命令の階層内にパックすることをサポートするISAの場合、ISAは、階層として定義される。

請求項（抜粋）：

命令アーキテクチャであって、 mを1以上の整数として、n=m×16であるnビット命令と、 前記nビット命令に対する基本命令タイプを定義する前記nビットの内のmビット階層型ビットフィールドと、 実際の命令ビットに対する前記nビット命令内の(n-m)ビットフィールドと、を有することを特徴とする命令アーキテクチャ。

IPC (2件)：

G06F 9/30 350 ,  G06F 9/38 370

FI (2件)：

G06F 9/30 350 F ,  G06F 9/38 370 X

Fターム (3件)：

5B013DD10 ,  5B033AA05 ,  5B033BE05