特許

J-GLOBAL ID：200903041879593445

半導体素子の作製方法

発明者： 張 宏勇 ,  魚地 秀貴 ,  高山 徹 ,  竹村 保彦
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平5-079002
公開番号（公開出願番号）：特開平6-267849
出願日： 1993年03月12日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 結晶性シリコンを使用する薄膜トランジスタ等の半導体素子において、シリコンの結晶化温度を低下させ、かつ結晶化時間を短縮し、加えて、信頼性と特性の改善を図る。【構成】 基板上に形成されたアモルファスシリコン薄膜上もしくは下に密着してニッケル、鉄、コバルト、白金の少なくとも1つを有する材料を選択的に設け、あるいはアモルファスシリコン膜中にこれらの元素を添加し、これをアニールすることによって結晶化させ、このようにして得られた結晶化シリコン膜の表面の20〜200Åをエッチングして、清浄な表面を得て、これに化学的もしくは物理的気相法によって絶縁被膜を形成することによって、信頼性の高い半導体素子とする。

請求項（抜粋）：

基板上に、実質的にアモルファス状態のシリコン膜を形成する工程と、前記アモルファスシリコン膜に密着してニッケル、鉄、コバルト、白金の少なくとも1つをを含有する材料を形成する工程と、前記アモルファスシリコン膜を熱アニールする工程と、前記熱アニール工程の後に、シリコン膜の表面を20〜200Åだけエッチングする工程と、前記エッチング工程後に絶縁被膜を形成する工程と、前記絶縁被膜上にゲイト電極を形成することを特徴とする半導体素子の作製方法。

IPC (3件)：

H01L 21/20 ,  H01L 21/336 ,  H01L 29/784

引用特許：

審査官引用 (4件)

• 特開平2-140915
  
• 特開平2-260521
  
• 特開昭61-058879
  
• 特開昭63-142807