特許
J-GLOBAL ID:200903041881292592
プリスケーラ、分周カウンタ及びPLL周波数シンセサイザ
発明者:
出願人/特許権者:
代理人 (1件):
鈴木 康夫 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-317352
公開番号(公開出願番号):特開2003-124808
出願日: 2001年10月15日
公開日(公表日): 2003年04月25日
要約:
【要約】【課題】 単一のp/p+1デュアルモジュラス・カウンタを使用してマルチモジュラス方式のプリスケーラを構成する。【解決手段】 プリスケーラ1を4/5デュアルモジュラス・カウンタとその下位の2進カウンタにより構成し、1ショット回路3及びスワロウカウンタ2からの3種類の制御信号p+1、p+2、p+4controlにより前記4/5デュアルモジュラス・カウンタのモジュラス制御を行い、p/p+1/p+2/p+4のマルチモジュラス方式のプリスケーラを構成し、分周カウンタ、周波数シンセサイザに使用する。
請求項(抜粋):
p/p+1デュアルモジュラス・カウンタと、前記p/p+1デュアルモジュラス・カウンタの出力を計数する下位カウンタと、前記p/p+1デュアルモジュラス・カウンタを制御する複数の制御信号を入力する制御端子と、前記下位カウンタの出力をデコードして生成した複数のp+1モジュラス動作タイミングにおいて前記複数の制御信号のそれぞれに応じた1及び複数回のp+1モジュラス動作を制御する制御回路と、を備え、マルチモジュラス動作を行うことを特徴とするプリスケーラ。
IPC (3件):
H03L 7/197
, H03K 23/64
, H03L 7/08
FI (3件):
H03K 23/64 C
, H03L 7/18 A
, H03L 7/08 N
Fターム (4件):
5J106QQ02
, 5J106QQ07
, 5J106RR18
, 5J106SS04
前のページに戻る