出力パッド回路

発明者：
出願人/特許権者：
代理人 (1件)：小鍜治明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-112843
公開番号（公開出願番号）：特開平6-324119
出願日： 1993年05月14日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】配線のショート不良の検査においてショートしている配線を任意の論理値に確定させることで、検査における検出率の低下をなくす。【構成】 P型MOSFET102、N型MOSFET103のゲートにインバータ105の出力を入力し、N型MOSFET104のゲートにNOR106の出力を入力する。FET102、103、104のドレインを出力端子101に接続し、駆動能力をそれぞれI1、I2、I1-I2(I1》I2)とする。NOR106にインバータ105の出力と制御信号2を入力する。これにより制御信号2が論理値1の時だけ出力される論理値1が論理値0に比べ十分大きな駆動能力で駆動されるため、論理値0と1がショートした場合ショートしている点の電位は必ず論理値1に確定できる。

請求項（抜粋）：

入力信号1を入力とし入力論理値と同じ論値理を出力する駆動能力が可変である出力回路と、制御信号1により前記出力回路の論理値1と論理値0の出力駆動能力を異なる値に制御する制御手段1と、前記出力回路の出力を測定する測定手段と、出力パッドに対する入力信号2を入力とし前記入力信号1に任意の論理値を入力する制御手段2とを備えた出力パッド回路。

前のページに戻る