特許

J-GLOBAL ID：200903041928153766

半導体装置

発明者： 大野 秀樹 ,  倉橋 敏男
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-031741
公開番号（公開出願番号）：特開平5-235179
出願日： 1992年02月19日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】 半導体装置のバリアメタル層の材質の改良に関し、簡単且つ容易にバリアメタル層とAl合金膜との間にボイドが形成されるのを防止することを目的とする。【構成】 シリコン基板1の表面の第1絶縁膜2の所定の位置に第1コンタクトホール2aを形成し、この第1コンタクトホール2aと第1絶縁膜2の表面に延在する配線層をパターニングして第1配線層3を形成し、この第1配線層3及び第1絶縁膜2の表面を被覆する第2絶縁膜4を形成し、この第2絶縁膜4の所定の位置に第2コンタクトホール4aを形成し、この第2コンタクトホール4aと第2絶縁膜4の表面に延在するTiAl合金膜5aを形成し、このTiAl合金膜5aの表面にAl合金膜5bを形成し、このAl合金膜5b及びこのTiAl合金膜5aをパターニングして第2配線層5を形成する半導体装置において、このTiAl合金膜5aをアルミニウムを含有する高融点金属で構成する。

請求項（抜粋）：

シリコン基板(1) の表面に形成した第1絶縁膜(2) の所定の位置に第1コンタクトホール(2a)を形成し、該第1コンタクトホール(2a)と前記第1絶縁膜(2) の表面に延在する配線層を形成して該配線層をパターニングして第1配線層(3) を形成し、該第1配線層(3) 及び前記第1絶縁膜(2) の表面を被覆する第2絶縁膜(4) を形成し、該第2絶縁膜(4) の所定の位置に第2コンタクトホール(4a)を形成し、該第2コンタクトホール(4a)と前記第2絶縁膜(4) の表面に延在するバリアメタル層(5a)を形成し、該バリアメタル層(5a)の表面を被覆するAl合金膜(5b)を形成し、該Al合金膜(5b)及び前記バリアメタル層(5a)をパターニングして第2配線層(5) を形成する半導体装置において、前記バリアメタル層(5a)をアルミニウムを含有する高融点金属で構成することを特徴とする半導体装置。

IPC (2件)：

H01L 21/90 ,  H01L 21/3205

FI (2件)：

H01L 21/88 N ,  H01L 21/88 S