特許
J-GLOBAL ID：200903041945233897
過電圧検出素子
発明者：
出願人/特許権者：
代理人 (1件)：
森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平7-102865
公開番号（公開出願番号）：特開平8-298265
出願日： 1995年04月27日
公開日（公表日）： 1996年11月12日
要約：
【要約】【目的】 集積回路の高電圧検出回路の主要機能部分を一個の高電圧検出素子に置き換え、大幅な回路素子の低減を図る。【構成】 P型シリコン体基板17上に積層したN型エピタキシャル層18、横型PNPトランジスタ形成のためのP型拡散層19、このP型拡散層19の内側のエミッタ領域21、エミッタ領域21の周りにエピタキシャル層のベース領域を残して囲むP型拡散層19のコレクタ領域20、このコレクタ領域20とP型拡散層19の間に形成されたベース領域、下層部のP型シリコン基板17並びに上層部のエミッタ領域21、コレクタ領域20等と遊離されN型エピタキシャル層18内部に形成されたP型埋込層26とで構成された過電圧検出素子の構成とする。
請求項（抜粋）：
P型半導体基板上に積層したN型エピタキシャル層、横型PNPトランジスタ形成のためのP型分離層、P型分離層の内側のPNPトランジスタのP型エミッタ拡散層、P型エミッタ拡散層の周りにエピタキシャル層のベース領域を残して囲むP型コレクタ拡散層、このコレクタ拡散層とP型分離層の間に形成されたベース領域、前記P型半導体基板とエミッタ拡散層、コレクタ拡散層との間のN型エピタキシャル層内部に遊離したP型埋込層を備えた過電圧検出素子。
IPC (5件)：
H01L 21/331
, H01L 29/73
, H01L 23/62
, H01L 27/06
, H03K 19/003
H01L 29/72
, H03K 19/003 Z
, H01L 23/56 A
, H01L 27/06 101 P
