特許
J-GLOBAL ID：200903041954492269
半導体記憶回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-259187
公開番号（公開出願番号）：特開平6-111566
出願日： 1992年09月29日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】複数のセルプレートを有する半導体記憶回路において、複数のセルプレートのI/Oバスライン,ロウデコーダ,デタアンプを共用することにより、レイアウトの効率化を図ること。【構成】複数のセルプレートCP1,CP2において共用するロウデコーダRD1,データアンプ,I/OバスラインI1〜Inを有し、YスイッチT111〜T11nの選択により、単一のセルプレート内のメモリセルアレイM11とデータの入出力を行なうことができる。
請求項（抜粋）：
複数のメモリセルアレイ群からなる複数のセルプレートと、前記複数のメモリセルアレイにそれぞれ対応して設けられたビット線対群と、前記複数のビット線対群にそれぞれ対応し前記複数のセルプレートに共通に設けられた複数のI/Oバスラインと、前記複数のI/Oバスラインと前記複数のビット線対群との間で前記各セルプレート毎に設けられ、活性化信号に応答して選択的にオン,オフするYスイッチとを備えた半導体記憶回路において、前記Yスイッチにより前記メモリセルアレイを選択することにより、前記複数のセルプレートのI/Oバスラインと、前記I/Oバスラインのデータを増幅するデータアンプと、前記ワード線を活性化させるロウデコーダとを共用させたことを特徴とする半導体記憶回路。
IPC (2件)：
FI (2件)：
G11C 11/34 371 K
, G11C 11/34 301 E
