特許
J-GLOBAL ID：200903041973638347
メモリ制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平4-046165
公開番号（公開出願番号）：特開平5-219480
出願日： 1992年01月31日
公開日（公表日）： 1993年08月27日
要約：
【要約】【目的】時間軸処理を行うためのフレームメモリに対する読み出しアドレスが書き込みアドレスを追い越してしまうことに対処できるようにする。【構成】時間軸処理を行うためのフレームメモリを、2つのフィールドメモリ54A及び54Bから構成する。書き込みアドレスと読み出しアドレスとのアドレス差をアドレス差検出回路62で検出する。このアドレス差が所定値以内になったら、読み出すフィールドメモリ54A又は54Bを他方のフィールドメモリ54B又は54Aに切り換える。
請求項（抜粋）：
時間軸処理を行うために1フィールド分のビデオ信号を蓄える2つのフィールドメモリからなるフレームメモリと、上記フレームメモリに書き込みアドレスを与える書き込みアドレス発生手段と、上記フレームメモリに読み出しアドレスを与える読み出しアドレス発生手段と、上記書き込みアドレスと上記読み出しアドレスとの差を検出するアドレス差検出手段と、上記アドレス差検出手段の出力に応じて、上記2つのフィールドメモリの読み出しを選択する制御手段とからなるメモリ制御回路。
IPC (2件)：
前のページに戻る
