特許
J-GLOBAL ID：200903041989590697
半導体装置の雑音特性強化回路
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-306437
公開番号（公開出願番号）：特開平7-221615
出願日： 1994年12月09日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】 本発明の目的は雑音信号を取り除き、幅が小さい有効な入力信号の幅を補償して半導体装置を正確に動作させることができ、半導体装置の信頼性を向上させることができる半導体装置の雑音特性強化回路を提供することにある。【構成】 本発明は、外部から第1論理のパルスを有する入力信号を入力するための入力ラインと、第1及び第2供給電圧源と前記入力ラインの間に接続され前記入力信号のうち自己の電波遅延時間より大きい、幅のパルスを有する入力信号をフィルターリング緩衝するためのC-MOS回路と、前記C-MOS回路の出力信号を一定の時間遅延させるための遅延ラインと、前記入力信号が第1論理から異なる第2論理に変化されても、前記緩衝された入力信号の開始部分が遅延ラインから出力されるまでの前記C-MOS回路の出力信号の論理が変化されないようにするため、前記遅延ライン及び前記C-MOS回路の間に接続された帰還ループとを備えた雑音特性強化回路にある。
請求項（抜粋）：
外部から第1論理のパルスを有する入力信号を入力するための入力ラインを備えた半導体装置において、第1及び第2供給電圧源と前記入力ラインの間に接続され前記入力信号のうち、自己の電波遅延時間より大きい幅のバルスを有する入力信号をフィルターリング及び緩衝するための緩衝手段と、前記緩衝手段の出力信号を一定時間遅延させるための遅延ラインと、前記入力信号が第1論理から異なる第2論理に変化した場合前記緩衝された入力信号の始めの部分が遅延ラインから出力されるまで前記緩衝手段の出力信号の論理が変化しないようにするため、前記遅延ライン及び前記緩衝手段の間に接続された帰還ループ手段とを備えたことを特徴とする雑音特性強化回路。
IPC (2件)：
引用特許：
前のページに戻る
