特許
J-GLOBAL ID：200903042053709591
半導体デバイスおよびその製造方法
発明者：
,
出願人/特許権者：
代理人 (6件)：
吉武 賢次
, 玉真 正美
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
公報種別：公表公報
出願番号（国際出願番号）：特願2004-549446
公開番号（公開出願番号）：特表2006-505932
出願日： 2003年10月24日
公開日（公表日）： 2006年02月16日
要約：
半導体デバイス、例えばMOSFETまたはIGBTは、ドレインドリフト領域(14)内に設けられ、チャンネル収容領域(15)と並列に配置されるとともに前記ドリフト領域の中間部分によってドレイン接点領域(14a)から分離された領域(30,36,50)を有する。この領域は、第1の導電型と第2の導電型とが交互に配置されてなるストライプ(31,32)を備え、かかるストライプは、チャンネル収容領域(15)と並んで延伸している。トレンチゲートデバイスにおいて、ストライプはトレンチ壁に対して垂直方向に長く延伸している。平面ゲートデバイスにおいて、ストライプは、ゲート電極に対して垂直な方向でゲートの近傍領域から離れるように、チャンネル収容領域(15)の外周にわたって延伸している。ストライプ(31,32)の寸法およびドーピングレベルは、領域(30,36,50)が空乏化時に電圧維持空間電荷領域を形成するように選択される。本発明によれば、デバイスの絶縁破壊特性を大幅に低下させることなく、ドレインドリフト領域(14)内において横方向の電流の広がり抵抗を下げることができる。
請求項（抜粋）：
半導体本体を有する半導体デバイスであって、前記半導体本体が第1の導電型のソース領域とドレイン領域とを備え、前記ソース領域と前記ドレイン領域との間にチャンネル収容領域が設けられ、前記ドレイン領域がドレインドリフト領域とドレイン接点領域とを備え、前記ドレインドリフト領域が前記チャンネル収容領域と前記ドレイン接点領域との間に設けられ、前記ドレインドリフト領域が前記ドレイン接点領域よりも小さな度合いでドープされ、前記半導体本体は、ゲート絶縁層によって前記チャンネル収容領域から分離された絶縁ゲートと、前記ドレインドリフト領域内に設けられ、前記チャンネル収容領域と並列に配置された局在領域とを備え、前記局在領域は、前記第1の導電型と第2の反対の導電型とが交互に配置されてなるストライプを備え、これらのストライプは、前記ゲートから離れるように前記チャンネル収容領域と並んで側方に延伸し、前記ストライプの寸法およびドーピングレベルは、前記局在領域が空乏化時に電圧維持空間電荷領域を形成するように設定される半導体デバイス。
IPC (3件)：
H01L 29/78
, H01L 29/739
, H01L 21/336
H01L29/78 652H
, H01L29/78 653A
, H01L29/78 655B
, H01L29/78 658A
