マルチプロセッサシステム及びノード装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴木市郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-008917
公開番号（公開出願番号）：特開2003-216596
出願日： 2002年01月17日
公開日（公表日）： 2003年07月31日
要約：

【要約】【課題】不要なキャッシュ一致制御と、それによるノード間アクセスとを削減することができるマルチプロセッサシステムを得る。【解決手段】それぞれがキャッシュメモリを有する1つ以上のプロセッサとメモリを有するノード100、200を複数接続して構成される。各ノードは、他ノードのキャッシュメモリに登録された自ノード内メモリのデータに関する情報を登録するディレクトリ150、250と、ディレクトリに登録された情報に基づいてキャッシュ一致制御が必要なノードを特定するノードコントローラ140、240と有する。ディレクトリに登録される情報は、対象データのアドレスと、他ノードでの対象データの登録状況である。また、キャッシュメモリへの登録を要求されたデータが、命令コードであることを判定する手段を有し、命令コードの場合、キャッシュ一致制御を行わない。

請求項（抜粋）：

それぞれがキャッシュメモリを有する1または複数のプロセッサと該プロセッサにより共有される1または複数のメモリとを有する複数のノード装置を備え、前記複数のノード装置が接続手段により相互に接続されて構成されたマルチプロセッサシステムにおいて、前記ノード装置は、他のノード装置のキャッシュメモリに登録された自ノード装置内のメモリのデータに関する情報を登録するディレクトリと、前記ディレクトリに登録された情報に基づいてキャッシュ一致制御が必要なノード装置を特定する手段とを備え、前記ディレクトリは、他のノード装置のキャッシュメモリに登録されたデータのアドレスと、前記他のノード装置のキャッシュメモリに登録されたデータが登録されているキャッシュメモリを有するノード装置を特定する情報とを有する複数エントリからなることを特徴とするマルチプロセッサシステム。

IPC (6件)：

G06F 15/177 682 , G06F 12/08 511 , G06F 12/08 531 , G06F 12/08 , G06F 12/08 551 , G06F 15/16 645

FI (6件)：

G06F 15/177 682 J , G06F 12/08 511 B , G06F 12/08 531 B , G06F 12/08 531 E , G06F 12/08 551 C , G06F 15/16 645

Fターム (9件)：

5B005JJ01 , 5B005KK03 , 5B005KK13 , 5B005LL01 , 5B005MM01 , 5B005PP11 , 5B005PP21 , 5B045BB16 , 5B045DD12

前のページに戻る