特許
J-GLOBAL ID：200903042087641210
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
中村 純之助 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-121187
公開番号（公開出願番号）：特開平6-333961
出願日： 1993年05月24日
公開日（公表日）： 1994年12月02日
要約：
【要約】【目的】表面に能動領域を形成させ裏面を所定の厚さだけ除去した半導体基板の裏面に、この裏面との接着力が強いオーミック電極を、ウェーハの反り、割れを生ぜずに高歩留で形成できる半導体装置の製造方法を提供することにある。【構成】半導体基板10の裏面を所定の厚さだけ除去して生じた新裏面に、まず絶縁性膜14を形成させ、この絶縁性膜を介して半導体基板10と同一導電形の不純物15を導入拡散させて裏面近傍に低抵抗率層を形成させた後、そのまま又は絶縁性膜をマスクにしてエッチングして凹凸を形成させた後、絶縁性膜を除去して清浄化された裏面に直ちにオーミック電極用金属膜を形成させる。
請求項（抜粋）：
半導体基板の表面に所定の不純物拡散層等を設けて半導体装置の能動領域を形成させ、次いで半導体基板裏面を所定の厚さだけ除去して生じた新たな裏面に、基板と同一導電形の不純物を導入拡散させて基板裏面近傍に低抵抗率層を形成させ、この低抵抗率層面に接して金属電極膜を形成させた半導体装置の製造方法において、上記新たな裏面に、まず絶縁膜を形成させ、この絶縁膜を介して、半導体基板裏面に基板と同一導電形の不純物を導入拡散させて基板裏面近傍に低抵抗率層を形成させた後、上記絶縁膜を除去して基板裏面に金属電極膜を形成させるようにしたことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/52
, H01L 21/336
, H01L 29/784
