特許

J-GLOBAL ID：200903042087936210

半導体ダイナミックRAM装置

発明者： 川田 浩二 ,  杉林 直彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-223694
公開番号（公開出願番号）：特開平6-044779
出願日： 1992年08月24日
公開日（公表日）： 1994年02月18日
要約：

【要約】【目的】電源投入直後に、基板電位が上昇してセンス増幅器のトランジスタのしきい値が低下しこれらトランジスタがオン状態となっている期間のビット線への中間電位の供給を停止して上記トランジスタの電流源を遮断し、消費電力を低減し、ラッチアップ現象の発生を抑圧する。【構成】1トランジスタ・1キャパシタ型のメモリセルを配列し、読出し前に、中間電位発生回路1からの中間電位HVCBでビット線BL1,BL2をプリチャージするプリチャージ回路4を備えた構成に加え、電源電位Vccが所定の電位に到達したあとでアクティブレベルとなる電源オン検知信号PONVを発生する電源投入検知回路2と、電源オン検知信号PONVに応答してビット線への中間電位HVCBの供給を制御する中間電位供給制御回路3とを設ける。

請求項（抜粋）：

スイッチングトランジスタと一方の電極がこのスイッチングトランジスタのソース電極およびドレイン電極の一方に接続された容量素子とを各々が含む複数のメモリセルを行および列に配列して構成したメモリセルアレイと、前記スイッチングトランジスタのゲート電極に接続され前記メモリセルを前記行ごとに選択するワード線と、前記スイッチングトランジスタのソース電極およびドレイン電極の他方に接続され前記メモリセルとの間で書込み/読出しデータの伝達を前記列ごとに行うビット線と、電源端子から供給された電源電位のほぼ1/2の中間電位を発生して前記容量素子の他方の電極に供給すると共に前記ビット線のプリチャージ用として出力する中間電位発生回路と、所定のタイミングで前記ビット線を前記中間電位でプリチャージするプリチャージ回路と、ドレイン電極が前記ビット線に接続されゲート電極に基準中間電位を基板に所定の電位をそれぞれ受ける第1のトランジスタとドレイン電極が前記第1のトランジスタのソース電極にソース電極が接地電位点にそれぞれ接続されゲート電極に活性化制御信号を受け基板に前記第1のトランジスタと同一の電位を受ける第2のトランジスタとを含み前記ビット線の電位変化を増幅するセンス増幅器と、前記電源端子への電源投入に伴いこの電源端子の電位が所定の電位に到達したのちインアクティブレベルからアクティブレベルへと変化する電源オン検知信号を発生する電源投入検知回路と、前記電源オン検知信号のアクティブレベルおよびインアクティブレベルに応答して前記中間電位発生回路から前記プリチャージ回路への前記中間電位の供給をそれぞれ継続および停止する中間電位供給制御手段とを有することを特徴とする半導体ダイナミックRAM装置。

IPC (2件)：

G11C 11/409 ,  G11C 11/407

FI (2件)：

G11C 11/34 353 F ,  G11C 11/34 354 F

引用特許：

審査官引用 (4件)

• 特開平1-138679
  
• 特開昭60-253090
  
• 特開昭62-036797
  
• 特開平2-122562