特許

J-GLOBAL ID：200903042095521274

CMOS装置

発明者： 祖父江 敏晴
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 五十嵐 省三
公報種別：公開公報
出願番号（国際出願番号）：特願平8-096162
公開番号（公開出願番号）：特開平9-261035
出願日： 1996年03月26日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】 CMOS装置において、出力インピーダンスのばらつきが大きかった。また、ハイレベル出力のときの出力インピーダンスとローレベル出力のときの出力インピーダンスとが異なっていた。【解決手段】 電源端子VDDとPチャネルMOSトランジスタ1との間に可変抵抗としてのPチャネルMOSトランジスタ3を設け、NチャネルMOSトランジスタ2と接地端子GNDとの間に可変抵抗としてのNチャネルMOSトランジスタ4を設ける。また、CMOS装置の出力端子OUTの出力電圧VOUTを第1、第2の基準電圧VREF1、VREF2と比較する比較回路5、6を設ける。インピーダンス調整回路7は比較回路5、6の出力S1,S2に応じて可変抵抗3、4の各値を調整する。これにより、出力端子OUTの出力VOUTが第1、第2の基準電圧VREF1、VREF2間になるように可変抵抗3、4の各値が調整整される。

請求項（抜粋）：

第1の電圧(VDD)が印加される第1の電源端子と、前記第1の電圧より低い第2の電圧(GND)が印加される第2の電源端子と、入力端子(IN)と、出力端子(OUT)と、前記第1の電源端子に接続された第1の可変抵抗(3)と、前記第2の電源端子に接続された第2の可変抵抗(4)と、前記第1の可変抵抗と前記出力端子との間に接続され、前記入力端子の電圧によって制御されるPチャネルMOSトランジスタ(1)と、前記出力端子と前記第2の可変抵抗との間に接続され、前記入力端子の電圧によって制御されるNチャネルMOSトランジスタ(2)と、前記出力端子に接続され、該出力端子の電圧を第1の基準電圧(VREF1)及び該第1の基準電圧より低い第2の基準電圧(VREF2)と比較する比較手段(5、6)と、該比較手段の出力に応じて前記第1、第2の可変抵抗の値を調整する調整手段(7)とを具備するCMOS装置。

IPC (3件)：

H03K 19/0175 ,  H03K 19/00 ,  H03K 19/0948

FI (3件)：

H03K 19/00 101 F ,  H03K 19/00 B ,  H03K 19/094 B