特許
J-GLOBAL ID：200903042104320040

半導体基板、固体撮像装置および固体撮像装置の製造方法

発明者：
秋山 健太郎

秋山 健太郎 について

, 
奈良部 忠邦

奈良部 忠邦 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2004-318942
公開番号（公開出願番号）：特開2006-134915
出願日： 2004年11月02日
公開日（公表日）： 2006年05月25日
要約：
【課題】基板面内で活性層のバラツキがあっても精度良く所望のポテンシャル分布を得ること。【解決手段】本発明は、SOI支持基板10上のSOI・Box層11を介してエピタキシャル成長によって形成される第1の導電型から成る第1の半導体層121と、第1の半導体層121の上にエピタキシャル成長によって形成される第2の導電型で、徐々に不純物濃度が変化する複数の層から成る第2の半導体層122と、第2の半導体層122の上にエピタキシャル成長によって形成される第1の導電型から成る第3の半導体層123とを備える半導体基板1である。【選択図】図1
請求項（抜粋）：
支持基板上の絶縁層を介してエピタキシャル成長によって形成される第1の導電型から成る第1の半導体層と、 前記第1の半導体層の上にエピタキシャル成長によって形成される第2の導電型で、徐々に不純物濃度が変化する複数の層から成る第2の半導体層と、 前記第2の半導体層の上にエピタキシャル成長によって形成される第1の導電型から成る第3の半導体層と を備えることを特徴とする半導体基板。
IPC (2件)：
H01L 27/146 ,  H04N 5/335
FI (2件)：
H01L27/14 A ,  H04N5/335 U
Fターム (22件)：
4M118AB01 ,  4M118BA14 ,  4M118CA02 ,  4M118CA03 ,  4M118CA32 ,  4M118FA06 ,  4M118FA08 ,  4M118GA02 ,  4M118GC07 ,  4M118GD04 ,  4M118GD07 ,  5C024AX01 ,  5C024CX32 ,  5C024CX41 ,  5C024CY47 ,  5C024DX01 ,  5C024EX43 ,  5C024EX52 ,  5C024GX03 ,  5C024GX24 ,  5C024HX01 ,  5C024HX41
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM