特許
J-GLOBAL ID：200903042118817478
半導体素子及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平7-212987
公開番号（公開出願番号）：特開平8-228000
出願日： 1995年07月31日
公開日（公表日）： 1996年09月03日
要約：
【要約】【課題】 電流駆動の能力を増加して処理速度を向上させ、且つGIDLを減少させる半導体素子及びその製造方法を提供すること。【解決手段】 本発明の半導体素子は、ソース領域のゲート絶縁膜をドレーン領域のゲート絶縁膜より薄くした。
請求項（抜粋）：
チャンネル領域が限定された第1導電型の基板と、チャンネル領域の両側の基板内に形成された第2導電型の高濃度ソース/ドレーン領域と、ドレーン領域の上部では相対的に厚い酸化膜が形成され、そのドレーン領域の上部を除いた領域では相対的に薄い酸化膜が形成され、ドレーン領域とドレーン領域以外の領域で異なる厚さを有する絶縁膜を含むことを特徴とする半導体素子。
IPC (5件)：
H01L 29/78
, H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 29/78 301 S
, H01L 27/10 434
, H01L 29/78 371
