特許
J-GLOBAL ID：200903042125595405
アナログ乗算回路
発明者：
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平4-000137
公開番号（公開出願番号）：特開平5-181992
出願日： 1992年01月06日
公開日（公表日）： 1993年07月23日
要約：
【要約】【目的】 給電を遮断することなしに、時分割的に乗算する場合、制御信号を与えることにより、出力信号の線形特性を劣化することなしに、ギルバートセルの消費電力を低減する。【構成】 制御信号CSがLレベルのときには制御手段80のFET81がオフし、定電流回路70のFET71がオン状態となる。すると、制御部60では、2入力X,Yを増幅してアナログ的に乗算し、積X×Yを出力する。
請求項（抜粋）：
2入力をFETで増幅してアナログ的に乗算する増幅部と、前記増幅部に直列接続されたFETからなる定電流回路とを、備えたギルバートセル構成のアナログ乗算回路において、制御信号に基づき、前記定電流回路のFETのゲート電圧を制御して前記ギルバートセルの消費電力を制御する制御手段を、設けたことを特徴とするアナログ乗算回路。
IPC (2件)：
前のページに戻る
