特許

J-GLOBAL ID：200903042143624609

半導体集積回路設計支援方法

発明者： 畑 登志子
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-236540
公開番号（公開出願番号）：特開平8-101853
出願日： 1994年09月30日
公開日（公表日）： 1996年04月16日
要約：

【要約】【目的】論理回路のグルーピングの妥当性をデータベースを照会することにより確認し、配線長予測精度の高い半導体集積回路設計支援方法を提供する。【構成】論理回路ブロック等のフロアプランが行われ(11)、任意の論理回路プロックがグループ化されて、各グループに含まれるブロックの配置領域が設定される(13)。各グループの設定領域からパラメータが抽出され(14)、パラメータ/フロアプラン結果が、フロアプランデータべースに照会されて、グルーピングが適切か否かが判定され(17)、不適切の場合はディスプレイ18に警告表示され、再度処理ステップ(13)に戻り、適切な場合は、全グループ群のグルーピング終了か否かの判定が行われ(19)、終了していない場合は再度処理ステップ(13)に戻り、全てグルーピングが終了している場合には、回路の予測配線長の見積りが行われる(20)。

請求項（抜粋）：

電子計算機によりフロアプランを行う半導体集積回路設計支援方法において、半導体集積回路を形成する論理回路のデータ入力を受けて、所定のブロックデータを参照し、論理回路ブロック、メモリブロック、電源回路およびパッド等を含む回路構成要素のフロアプランを行う第1の処理ステップと、前記第1の処理ステップによる解析結果に基づいて、前記論理回路ブロックをグループ化するとともに、各論理回路ブロックに含まれるブロックの配置される領域を設定する第2の処理ステップと、前記第2の処理ステップにおいて各論理回路グループに設定された領域の大きさを参照して、当該領域の半周長をパラメータとして抽出する第3の処理ステップと、前記パラメータと、予めフロアプランデータベースとして保持されているフロアプランのパラメータならびに実配置配線の結果の配線長に関する相関関係とを照合して、前記第2の処理ステップによるグループ化の正当性が判定され、正当性なしと判定される場合には前記第2の処理ステップに戻り、正当性ありと判定される場合には次の第5の処理ステップに移行する第4の処理ステップと、前記第4の処理ステップにおいて、グループ化の正当性ありと判定される場合に、必要なグルーピングが全て完了しているか否かが判定され、完了していない場合には前記第2の処理ステップに戻り、完了している場合には次の第6の処理ステップに移行する第5の処理ステップと、前記第5の処理ステップにおいて、必要なグルーピングが全て完了していると判定される場合に、予測配線長を見積る第6の処理ステップと、を有することを特徴とする半導体集積回路設計支援方法。