特許
J-GLOBAL ID：200903042147854480
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-191509
公開番号（公開出願番号）：特開平7-045720
出願日： 1993年08月03日
公開日（公表日）： 1995年02月14日
要約：
【要約】【目的】半導体記憶装置において、ワード線列のピッチを小さくすることにより、メモリセルサイズを小さくすることを目的とする。【構成】ワード線1の裏打ちである低抵抗金属配線3とワード線2の裏打ちである低抵抗金属配線4は異導体層にあり、厚い絶縁膜で分離されているため、裏打ちの低抵抗金属配線同士が短絡することがないので、ワード線列のピッチを狭くでき、メモリセルサイズが小さくなる。
請求項（抜粋）：
第1,第2のワード線が平行に配置され、これら第1,第2のワード線上にそれぞれ絶縁膜を介して第1,第2の金属配線が形成され、前記第1のワード線と前記第1の金属配線とを電気的に接続するコンタクトホールと前記第2のワード線と前記第2の金属配線とを電気的に接続するコンタクトホールとが形成された半導体記憶装置において、前記第1,第2の金属配線が電気的に直接接触しないように、前記第1の金属配線下の前記絶縁膜を、前記第2の金属配線下の前記絶縁膜よりも厚く形成したことを特徴とする半導体記憶装置。
IPC (3件)：
H01L 21/8242
, H01L 27/108
, H01L 21/768
H01L 27/10 325 N
, H01L 21/90 J
