特許
J-GLOBAL ID：200903042161179140
回路体の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
瀧野 秀雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-115747
公開番号（公開出願番号）：特開平6-334311
出願日： 1993年05月18日
公開日（公表日）： 1994年12月02日
要約：
【要約】【目的】 回路基板に厚みの異なる大電流回路と小電流回路とを効率的に形成させ得る回路体の製造方法を提供する。【構成】 基板1表面に形成された導電層上に大電流回路予定部を除きメッキレジストを被着させ、導電層上の大電流回路予定部に高速電解メッキを積層させ、高速電解メッキ上に第一エッチングレジスト7を被着させ、メッキレジストをエッチングにより剥離して導電層を露出させ、導電層上の小電流回路予定部に第二エッチングレジストを被着させ、導電層を第二エッチングレジストと第一エッチングレジストとに被着された部位を除いてエッチングにより剥離させて、膜厚の異なる大電流回路10と小電流回路11とを形成させる。前記エッチングレジストとして電解ハンダメッキを使用してもよい。
請求項（抜粋）：
基板表面に形成された導電層上に大電流回路予定部を除きメッキレジストを被着させ、該導電層上の該大電流回路予定部に高速電解メッキを積層させ、該高速電解メッキ上に第一エッチングレジストを被着させ、該メッキレジストをエッチングにより剥離して該導電層を露出させ、該導電層上の小電流回路予定部に第二エッチングレジストを被着させ、該導電層を該第二エッチングレジストと該第一エッチングレジストとに被着された部位を除いてエッチングにより剥離させて、膜厚の異なる大電流回路と小電流回路とを形成させることを特徴とする回路体の製造方法。
IPC (2件)：
前のページに戻る
