特許

J-GLOBAL ID：200903042191729692

液晶表示制御装置

発明者： 加茂 宏明
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願平10-221249
公開番号（公開出願番号）：特開2000-056735
出願日： 1998年08月05日
公開日（公表日）： 2000年02月25日
要約：

【要約】【課題】 文字の縦倍角表示を可能とするとともに文字表示領域の両側への絵文字の配置を可能とする液晶表示制御装置を提供することを目的とする。【解決手段】 表示用メモリ回路3には、文字の表示データが記憶されるデータディスプレイ用メモリ(DDRAM)12と、文字パターンを格納したキャラクタジェネレータ用メモリ(CGROM)13と、絵文字の表示データが記憶されるピクトグラフジェネレータ用メモリ(PGRAM)14を有している。カウンタ回路1は表示用メモリ回路3の表示位置アドレスを出力し、DDRAM12、CGROM13を走査し、該当する文字および絵文字のパターンを表示用データ合成回路4で1行分の表示パターンに合成して出力する。縦倍角表示命令があると、表示用メモリアドレス変換回路2はDDRAM12を走査するアドレスのみを2行ずつ同じアドレスとなるようアドレス変換する。

請求項（抜粋）：

マトリクス状に配置された液晶画素を制御して文字および絵文字を同時に表示する表示装置のための液晶表示制御装置において、クロックに同期して表示装置の表示すべき画素の表示位置アドレスを順次出力するカウンタ回路と、表示装置に表示すべき絵文字データおよび文字データが記憶され前記カウンタ回路からの前記表示位置アドレスによって指示されたアドレスの表示データを出力する表示用メモリ回路と、縦倍角表示命令に従って前記表示用メモリ回路に記録された文字データに対して指示する前記表示位置アドレスを2回ずつ出力するようアドレス変換する表示用メモリアドレス変換回路と、前記表示用メモリ回路から出力された絵文字の表示データおよび文字の表示データを1行分の表示データに合成する表示用データ合成回路と、前記カウンタ回路からの信号に基づいて表示装置の横方向に配置された画素を行ごとに順次駆動するコモン信号出力回路と、前記カウンタ回路からの信号に基づいて前記表示用データ合成回路の1行分の表示データを前記表示装置のセグメント電極に出力するセグメント信号出力回路と、を備えていることを特徴とする液晶表示制御装置。

IPC (4件)：

G09G 3/36 ,  G09G 3/20 631 ,  G09G 3/20 660 ,  G09G 3/20

FI (4件)：

G09G 3/36 ,  G09G 3/20 631 N ,  G09G 3/20 660 P ,  G09G 3/20 660 C

Fターム (18件)：

5C006AB01 ,  5C006AF14 ,  5C006AF27 ,  5C006AF78 ,  5C006BB12 ,  5C006BC16 ,  5C006BF02 ,  5C006BF22 ,  5C080AA10 ,  5C080BB05 ,  5C080DD21 ,  5C080EE01 ,  5C080EE18 ,  5C080EE21 ,  5C080JJ01 ,  5C080JJ02 ,  5C080JJ04 ,  5C080KK47

引用特許：

審査官引用 (2件)

• 表示制御装置
  公報種別：公開公報   出願番号：特願平7-176735   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
• 特開昭60-073570