特許
J-GLOBAL ID:200903042229325230

プログラム回路

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-039990
公開番号(公開出願番号):特開平5-242691
出願日: 1992年02月27日
公開日(公表日): 1993年09月21日
要約:
【要約】【目的】切断したはずのヒューズ回路が、高抵抗でつながっていた場合、電源電圧VCCがゆっくり上昇した時のプログラム回路の誤動作を防止すること。【構成】回路1は、VCC電源を入力とする遅延回路であり、電源投入時にPチャネルMOSトランジスタ4により、一旦接点Dはハイレベルに充電される。回路1の遅延時間経過後に、PチャネルMOSトランジスタ4はオフし、インバータ回路2はロウレベルを出力する。ヒューズ未切断時は、インバータ回路2により、接点Dはロウレベルになる。ヒューズ切断時はハイレベルを保持したままとなる。ヒューズが高抵抗でつながっていた時には、VCC電源の上昇の如何にかかわらず、インバータ回路2ではヒューズが高抵抗である為、接点Dの電位をロウレベルに出来ず、プログラム回路の誤動作を防ぐ。
請求項(抜粋):
回路に加わる電源電圧を入力とする遅延回路の出力を入力とするMOSトランジスタのドレイン又はソースに、ラッチ回路を接続し、かつインバータ回路の出力をヒューズ回路を介して接続した事を特徴とするプログラム回路。

前のページに戻る