特許
J-GLOBAL ID：200903042259675545
PLL回路
発明者：
出願人/特許権者：
代理人 (1件)：
高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-054900
公開番号（公開出願番号）：特開2000-252817
出願日： 1999年03月03日
公開日（公表日）： 2000年09月14日
要約：
【要約】【課題】 EMIピークエネルギを低減することで、EMIによる悪影響を低減する。【解決手段】 PLL回路の電圧制御発振器VCOの入力に設ける、位相周波数比較回路の出力から直流成分ないしは低周波数成分を抽出するループ・フィルタLFが、抵抗R1及びR2と、コンデンサCとで構成されている。ノードAから、電圧制御発振器VCOから出力されるクロック信号より周波数が低い揺動変調信号を入力することで、電圧制御発振器VCOに対する制御信号を変化させ、電圧制御発振器VCOが出力するクロック信号を揺動させる。これにより、スペクトルを分散し、EMIピークエネルギを低減する。
請求項（抜粋）：
電圧制御発振回路で信号を発振すると共に、該電圧制御発振回路から得られる信号をフィードバックし、位相周波数比較回路で基準信号と位相を比較するようにしたPLL回路において、前記電圧制御発振回路の入力に設ける、前記位相周波数比較回路の出力から直流成分ないしは低周波数成分を抽出するループフィルタ回路のグランド・ノードから、前記電圧制御発振回路から出力される信号より周波数が低い揺動変調信号を入力するようにしたことを特徴とするPLL回路。
Fターム (10件)：
5J106AA04
, 5J106CC01
, 5J106CC21
, 5J106CC31
, 5J106DD13
, 5J106DD32
, 5J106GG07
, 5J106HH10
, 5J106KK22
, 5J106LL04
