特許

J-GLOBAL ID：200903042266480903

コンピュータ・グラフィックス・システム用のデータ・バス・プロトコル

発明者： ブライアン・ジー・プローティー ,  エリック・エム・レンシュラー
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 萩野 平 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-146207
公開番号（公開出願番号）：特開平9-054835
出願日： 1996年06月07日
公開日（公表日）： 1997年02月25日
要約：

【要約】 (修正有)【課題】 nビットを有するデータ・バスによってコンピュータ・グラフィックス・システム用のZ座標データを転送するバス・プロトコル。【解決手段】 第1の回路ブロック36からデータ・バス18上を第2の回路ブロック50Aへ、nビットよりも大きいビット数の1つまたは複数のロング・データ・ワードを含んでいるデータ・ワードを順次伝送する第1の回路ブロックの回路62と、nビットを超えるロング・データ・ワードのビットを記憶する第1の回路ブロックのレジスタ64と、ロング・データ・ワードの伝送に応じて、nビットを超えるロング・データ・ワードのビットをレジスタにロードし、かつレジスタに格納されたロング・データ・ワードのビットを組み合わせて、第2の回路ブロックへの伝送のための複合データ・ワードにする、第1の回路ブロックのコントローラ70を備える装置。

請求項（抜粋）：

nビットを有するデータ・バス(18)によって相互接続された第1の回路ブロック(36)と第2の回路ブロック(50A)とを備えているコンピュータ・グラフィックス・システムにおいて、第1の回路ブロックから前記データ・バス上を前記第2の回路ブロックへ、nビットよりも大きいビット数を有する1つまたは複数のロング・データ・ワードを含んでいるデータ・ワードを順次伝送する、第1の回路ブロックの回路(62)と、nビットを超える前記ロング・データ・ワードのビットを記憶する、第1の回路ブロックのレジスタ(64)と、前記ロング・データ・ワードの伝送に応じて、nビットを超える前記ロング・データ・ワードのビットを前記レジスタにロードし、かつ前記レジスタに格納された前記ロング・データ・ワードのビットを組み合わせて、前記第2の回路ブロックへの伝送のための複合データ・ワードにする、前記第1の回路ブロックのコントローラ(70)とを備えている装置。

IPC (4件)：

G06T 11/00 ,  G06F 13/36 320 ,  G09G 5/36 510 ,  G09G 5/36 530

FI (4件)：

G06F 15/72 A ,  G06F 13/36 320 B ,  G09G 5/36 510 V ,  G09G 5/36 530 L

引用特許：

審査官引用 (2件)

• データ転送方法
  公報種別：公開公報   出願番号：特願平5-184918   出願人：富士通株式会社
• 特開平3-141478