特許

J-GLOBAL ID：200903042283991725

マイクロコンピュータ制御回路

発明者： 竹本 純一 ,  吉岡 学洋
出願人/特許権者： 三菱電機株式会社 ,  三菱電機システムエル・エス・アイ・デザイン株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-202158
公開番号（公開出願番号）：特開2000-035900
出願日： 1998年07月16日
公開日（公表日）： 2000年02月02日
要約：

【要約】【課題】 2チップ方式でエミュレーションを行う際、マイクロコンピュータ間のエミュレートモードでのストップ、ウエイトモード制御に使う端子数を削減することである。【解決手段】 ストップモード制御回路113、ウエイトモード制御回路114、エバチップ用制御回路111およびポートエミュレート用制御回路112を有し、各マイクロコンピュータのチップモードエントリーによりエバチップ用制御回路111とポートエミュレート用制御回路112を切り替え、ストップモード、ウエイトモードの実行、解除を2端子で実現可能にするマイクロコンピュータ制御回路11a,11bを前記各マイクロコンピュータに備える。

請求項（抜粋）：

メイン動作用のマイクロコンピュータを制御対象とするか、またはエミュレートチップのエミュレート動作に使われている入出力端子のみが機能するように構成されたマイクロコンピュータを制御対象とするかを選択する選択信号により、制御対象として前記メイン動作用のマイクロコンピュータが選択されていると、前記メイン動作用のマイクロコンピュータのCPUからのウエイトモード実行時のHALT信号の出力をもとに第1の状態から第2の状態へ変化し、また、前記ウエイトモードの状態において外部から与えられた割込信号をもとに、前記制御対象として選択されているメイン動作用のマイクロコンピュータのウエイトモードの状態を解除するとともに、前記第2の状態を前記第1の状態へ変化させるSTBY信号を生成し出力するエバチップ信号制御回路と、前記選択信号により、制御対象として前記エミュレートチップのエミュレート動作に使われている入出力端子のみが機能するように構成されたマイクロコンピュータが選択されていると、前記エバチップ信号制御回路から出力された前記STBY信号の前記第1の状態から前記第2の状態への変化をもとに、前記制御対象として選択されている前記マイクロコンピュータをウエイトモードへ移行させ、また、前記STBY信号の前記第2の状態から前記第1の状態への変化をもとに、前記制御対象として選択されている前記マイクロコンピュータのウエイトモードの状態を解除するポートエミュレート信号制御回路を備えたマイクロコンピュータ制御回路。

Fターム (4件)：

5B048AA11 ,  5B048AA13 ,  5B048FF01 ,  5B048FF06