特許
J-GLOBAL ID：200903042287134568
半導体集積回路装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-092749
公開番号（公開出願番号）：特開平6-310658
出願日： 1993年04月20日
公開日（公表日）： 1994年11月04日
要約：
【要約】【目的】 半導体集積回路装置に塔載される静電気破壊防止回路Cpのダイオード素子の破壊を防止する。【構成】 基板1の主面上に第1絶縁膜2を介在して半導体層3が積層され、前記半導体層3にこの半導体層3の主面から深さ方向に向って前記第1絶縁膜2に到達する第2絶縁膜5A及び第1絶縁膜2で周囲を規定された複数の素子形成領域が形成され、この複数の素子形成領域の夫々の主面に半導体素子が形成される半導体集積回路装置において、前記複数の素子形成領域のうち、外部端子BPと入力初段回路Cin又は出力最終段回路との間の結線経路に配置される静電気破壊防止回路Cpのダイオード素子が形成される素子形成領域の半導体層3を前記基板1に接触させた構造で構成する。
請求項（抜粋）：
基板の主面上に第1絶縁膜を介在して半導体層が積層され、前記半導体層に、この半導体層の主面から深さ方向に向って前記第1絶縁膜に到達する第2絶縁膜及び第1絶縁膜で周囲を規定された複数の素子形成領域が形成され、この複数の素子形成領域の夫々の主面に半導体素子が形成される半導体集積回路装置において、前記複数の素子形成領域のうち、外部端子と入力初段回路又は出力最終段回路との間の結線経路に配置される静電気破壊防止回路のダイオード素子が形成される素子形成領域の半導体層を前記基板に接触させた構造で構成したことを特徴とする半導体集積回路装置。
IPC (3件)：
H01L 27/04
, H01L 21/76
, H01L 27/12
