特許
J-GLOBAL ID：200903042295256443
音程変換装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-017695
公開番号（公開出願番号）：特開平9-212193
出願日： 1996年02月02日
公開日（公表日）： 1997年08月15日
要約：
【要約】【課題】音程変換装置の全体の回路規模を殆んど増加させることなく音程変化の設定幅を細分化できるようにする。【解決手段】一定の周期でサンプリングされた音声データを記憶したメモリ11からデータ読み出し速度を決定する進み方を有する読み出しアドレスを生成するアドレス発生回路20は、最大音程変化範囲に対応する読み出しアドレス範囲内に対して所定ステップ幅による進み方を指定する音程変化量データを出力するデコーダ21と、音程変化量データを累積加算してオフセットアドレスを出力する回路22と、周期が異なる複数のクロックをアドレス変化幅設定入力に応じて選択するセレクタ23と、選択クロックをカウントしてベースアドレスを生成するカウンタ25と、ベースアドレスにオフセットアドレスを加算して読み出しアドレスを生成する回路26とを具備する。
請求項（抜粋）：
一定の周期でサンプリングされた音声データを記憶したメモリ回路と、前記メモリ回路に記憶されたデータを読み出すために、前記メモリ回路のデータ書込み速度に対する相対的なデータ読み出し速度を決定する進み方を有する読み出しアドレスを生成するアドレス発生回路とを具備し、前記アドレス発生回路は、外部からの設定入力により最大音程変化範囲に対応する読み出しアドレス範囲内に対して第1のステップ幅による進み方を指定するための音程変化量データを択一的に出力するデコーダ回路と、前記デコーダ回路から出力する音程変化量データを累積加算し、読み出しオフセットアドレスを出力する累積加算回路と、それぞれ周期が異なる複数のクロック信号をアドレス変化幅設定入力に応じて択一的に出力するセレクタ回路と、前記セレクタ回路により選択されたクロック信号をカウントし、読み出しアドレスの進み方のベースを指定するベースアドレスを生成するベースポインタ用のカウンタ回路と、前記カウンタ回路から出力するベースアドレスに前記デコーダから出力する読み出しオフセットアドレスを加算して前記読み出しアドレスを生成する加算回路とを具備し、前記アドレス変化幅設定入力に応じて前記第1のステップ幅あるいはこれよりステップ幅が小さい第2のステップ幅による進み方を指定するための読み出しアドレスを生成して前記メモリ回路に入力することを特徴とする音程変換装置。
IPC (2件)：
G10L 3/02
, G10K 15/04 302
G10L 3/02 A
, G10K 15/04 302 D
