特許
J-GLOBAL ID：200903042301675674
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-297523
公開番号（公開出願番号）：特開平6-152369
出願日： 1992年11月09日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】高電圧印加時にも入力初段回路のトランジスタQN6を保護するために、外部入力信号INと入力初段回路(QP1,QP6)との間に挿入されたNチャンネルトランジスタQN5による遅れをなくすことにある。【構成】外部入力信号INと入力初段回路QP1,QN6との間に挿入されたNチャンネルトランジスタQN5のゲートレベルを、基板電位発生回路用オシレータ1とチャージポンプ回路3および節点過電位防止回路4を使用してブーストアプさせる。これにより、動作電源電圧Vccが下がった時でも、NチャンネルトランジスタQN5によるVTN性の遅れを防止する。
請求項（抜粋）：
入力信号をソースに入力される第1のNチャンネルトランジスタと、前記第1のNチャンネルトランジスタのドレインをゲートに接続した第2のNチャンネルトランジスタと、前記第1のNチャンネルトランジスタのゲートを電源レベル以上にブーストするブースト手段とを有することを特徴とする半導体集積回路。
IPC (2件)：
H03K 19/003
, H03K 19/0175
