特許

J-GLOBAL ID：200903042315030471

ディジタル遅延検波回路

発明者： 小野 恭裕 ,  三宅 正泰
出願人/特許権者： 国際電気株式会社
代理人 (1件)： 高崎 芳紘
公報種別：公開公報
出願番号（国際出願番号）：特願平4-249150
公開番号（公開出願番号）：特開平6-104946
出願日： 1992年09月18日
公開日（公表日）： 1994年04月15日
要約：

【要約】【目的】 MSKやPSKの如き位相連続形の遅延検波を行うに際して、遅延手段として、シフトレジスタを使用しているが、サンプル点が増加すると、その段数が膨大となる。シフトレジスタを使わずに、サンプル点の増加に対処しない。【構成】 遅延手段として、SRAMを使用した。これによって、サンプル点の増加は、アドレスの増加で対処することになり、サンプル点の増加への対応が容易となる。尚、サンプル点は、1024点、2048点、等の如き極めて大きい値であり、SRAMによれば、これらのサンプル点への対応は容易である。

請求項（抜粋）：

受信データの遅延を行って、最新の受信データとこの遅延した受信データとの遅延検波を行うディジタル遅延検波回路において、上記遅延の手段としてRAMを使用したディジタル遅延検波回路。

IPC (2件)：

H04L 27/22 ,  H04L 27/14

引用特許：

審査官引用 (2件)

• 特開昭63-153942
  
• 遅延検波方式
  公報種別：公開公報   出願番号：特願平4-048832   出願人：富士通株式会社