特許
J-GLOBAL ID：200903042315579015
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-223369
公開番号（公開出願番号）：特開平9-069578
出願日： 1995年08月31日
公開日（公表日）： 1997年03月11日
要約：
【要約】【課題】 EEPROMのゲート酸化膜とトンネル酸化膜の形成工程に於いて、フォトレジストやウェットエッチングの汚染を防止することと、フッ酸エッチングによるゲート酸化膜表面の荒れとウィークスポットへのダメージを抑制することによって、ゲート酸化膜とトンネル酸化膜の信頼性を向上させる。【課題解決手段】 ゲート酸化膜102上に、液相成長法で薄い酸化膜106を形成した後に、トンネル酸化膜形成領域を、界面活性剤を添加した希フッ酸でエッチングして開口し、液相成長酸化膜を除去した後に、トンネル酸化膜104を形成する。
請求項（抜粋）：
シリコン基板上に形成したゲート酸化膜上に、液相成長法で薄い酸化膜を形成する工程と、上記2層の酸化膜上にフォトレジストを塗布し、フォトリソグラフィーによってフォトレジストの一部に窓を開口し、界面活性剤を添加した希フッ酸又はバッファフッ酸で上記2層の酸化膜をエッチングして酸化膜の一部を開口する工程と、フォトレジストを硫酸剥離で除去し、液相成長法で形成した酸化膜を、界面活性剤を添加したフッ酸又はバッファフッ酸でエッチングして除去した後に、新たにトンネル酸化膜を形成する工程とを有することを特徴とする、半導体装置の製造方法。
IPC (5件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 21/306
, H01L 27/115
H01L 29/78 371
, H01L 21/306 D
, H01L 27/10 434
