特許
J-GLOBAL ID：200903042316112900
マルチプロセッサ装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小田 富士雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-065676
公開番号（公開出願番号）：特開平7-249017
出願日： 1994年03月08日
公開日（公表日）： 1995年09月26日
要約：
【要約】【目的】 マルチプロセッサ装置における、プロセッサ間データ通信に伴うデータ転送を高速化する。【構成】 マルチプロセッサ装置の各プロセッサごとに、ローカルメモリとのインターフェース手段と演算手段とデータ転送手段とに結合された内部バスと、当該プロセッサが他のプロセッサとの間でデータ通信を行うときに前記演算手段に前記内部バスの使用を禁止する禁止手段とを設ける。データ通信に伴うデータ転送に内部バス使用の優先権を与え内部データバスの競合による転送速度の低下を防ぐ。
請求項（抜粋）：
複数のプロセッサと、この複数のプロセッサのそれぞれに接続されたローカルメモリと、前記複数のプロセッサ間でデータ通信を行う通信バスとから成り、前記複数のプロセッサごとに演算手段とデータ転送手段と前記ローカルメモリとのインターフェースを行うローカルメモリインターフェース手段とを設け、前記ローカルメモリのデータに基づいて前記演算手段が演算を行うとともに前記データ転送手段が前記プロセッサ間のデータ通信を行うマルチプロセッサ装置において、前記複数のプロセッサごとに前記ローカルメモリインターフェース手段と演算手段とデータ転送手段とを互いに結合する内部バスと、当該プロセッサが他のプロセッサとの間でデータ通信を行うときに前記演算手段が前記内部バスを使用することを禁止する禁止手段とを設けたことを特徴とするマルチプロセッサ装置。
引用特許：
前のページに戻る
