半導体集積回路装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：徳若光政
公報種別：公開公報
出願番号（国際出願番号）：特願平8-314225
公開番号（公開出願番号）：特開平10-144074
出願日： 1996年11月11日
公開日（公表日）： 1998年05月29日
要約：

【要約】【課題】簡単な構成で同期可能なクロック周波数帯域を拡大させ、あるいは同期化と逓倍されたクロック信号を形成することができる同期クロック発生回路を備えた半導体集積回路装置を提供する。【解決手段】外部端子から入力バッファ回路を介して取り込まれたクロック信号を遅延回路で遅延させ、上記遅延回路を通したクロック信号により起動され、上記クロック信号に対して十分高くされた発振パルスをカウント動作し、上記入力バッファ回路を通した1周期遅れのクロック信号により上記カウント値を逆方向にカウント動作してその計数値が計数開始時に戻ったときに出力タイミング信号を発生させ、その出力タイミング信号をクロックドライバを介して内部回路に伝えるとともに、遅延回路の遅延時間は、上記入力バッファ回路の遅延時間と上記クロックドライバの遅延時間の和に対応した遅延時間に設定する。

請求項（抜粋）：

外部端子から入力されたクロック信号を取り込む入力バッファ回路と、上記入力バッファ回路により取り込まれたクロック信号を遅延させる遅延回路と、上記クロック信号に対して十分高い周波数の発振パルスを形成するパルス発生回路と、上記遅延回路を通したクロック信号により起動され、上記発振パルスを一方の方向にカウント動作を行い、上記入力バッファ回路を通した1周期遅れのクロック信号により他方の方向のカウント動作に切り換えられ、計数値が計数開始時に戻ったときに出力タイミング信号を形成するカウンタ回路と、上記カウンタ回路からの出力タイミング信号を受けて内部回路の動作に必要なクロック信号を出力させるクロックドライバとを含む同期クロック発生回路を備え、上記遅延回路の遅延時間は、上記入力バッファ回路の遅延時間と上記クロックドライバの遅延時間の和に対応した遅延時間に設定してなることを特徴とする半導体集積回路装置。

IPC (3件)：

G11C 11/407 , G06F 1/06 , H01L 27/10

FI (4件)：

G11C 11/34 354 C , H01L 27/10 , G06F 1/04 312 A , G11C 11/34 362 S

引用特許：

出願人引用 (2件)

遅延回路装置
公報種別：公開公報出願番号：特願平7-307950 出願人：日本電気株式会社
特開昭53-025346

審査官引用 (2件)

遅延回路装置
公報種別：公開公報出願番号：特願平7-307950 出願人：日本電気株式会社
特開昭53-025346

前のページに戻る