特許
J-GLOBAL ID:200903042331119814
液晶表示装置及びそれに用いるシフトレジスタ
発明者:
,
出願人/特許権者:
代理人 (1件):
土井 健二 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-184721
公開番号(公開出願番号):特開2002-008388
出願日: 2000年06月20日
公開日(公表日): 2002年01月11日
要約:
【要約】【課題】MOSトランジスタのゲートに印加される電圧を低減したシフトレジスタ及びそのシフトレジスタを用いた液晶表示装置を提供する。【解決手段】シフトレジスタの各ブロックは、ゲートとドレインが接続され、該ゲート及びドレインに入力信号が供給される第1のトランジスタと、ゲートが第1のトランジスタのソースに接続され、ドレインに入力信号から遅れた第1のクロック信号が供給された時に、ソースから出力信号を出力する第2のトランジスタと、第2のトラジスタのゲートと所定電位間に接続されるコンデンサと、ドレインが第2のトランジスタのゲートに接続され、ソースが電源に接続され、ゲートに第1のクロック信号から遅れた第2のクロック信号が供給された時に、第2のトランジスタのゲートに蓄積された電荷を電源に放電する第3のトランジスタとを有する。
請求項(抜粋):
複数のブロックが縦続に接続され、クロック信号に応答して入力信号を順次シフトさせ、負荷及び次のブロックに出力信号を供給するシフトレジスタにおいて、前記複数のブロックに含まれるトランジスタは、同一導電型の薄膜トランジスタであり、前記各ブロックは、ゲートとドレインが接続され、該ゲート及びドレインに前記入力信号が供給される第1のトランジスタと、ゲートが前記第1のトランジスタのソースに接続され、ドレインに前記入力信号から遅れた第1のクロック信号が供給された時に、ソースから前記出力信号を出力する第2のトランジスタと、前記第2のトラジスタのゲートと所定電位間に接続されるコンデンサと、ドレインが前記第2のトランジスタのゲートに接続され、ソースが電源に接続され、ゲートに前記第1のクロック信号から遅れた第2のクロック信号が供給された時に、前記第2のトランジスタのゲートに蓄積された電荷を前記電源に放電する第3のトランジスタとを有することを特徴とするシフトレジスタ。
IPC (7件):
G11C 19/00
, G02F 1/133 550
, G09G 3/20 621
, G09G 3/20 622
, G09G 3/20 623
, G09G 3/36
, G11C 19/28
FI (7件):
G11C 19/00 J
, G02F 1/133 550
, G09G 3/20 621 H
, G09G 3/20 622 E
, G09G 3/20 623 H
, G09G 3/36
, G11C 19/28 Z
Fターム (22件):
2H093NA16
, 2H093NA80
, 2H093NC22
, 2H093NC26
, 2H093NC34
, 2H093NC90
, 2H093ND38
, 2H093ND49
, 2H093NE07
, 5C006BB16
, 5C006BC20
, 5C006BF03
, 5C006BF31
, 5C006FA46
, 5C080AA10
, 5C080BB05
, 5C080DD25
, 5C080DD28
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ06
前のページに戻る