特許

J-GLOBAL ID：200903042363960065

半導体装置の製造方法

発明者： 矢島 貴史
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-156604
公開番号（公開出願番号）：特開平6-005711
出願日： 1992年06月16日
公開日（公表日）： 1994年01月14日
要約：

【要約】【目的】開孔部の側壁に絶縁膜をもつスルーホール構造において、下層配線と開孔部とのマージンによってスルーホール部の下層配線の最小寸法が制限されるをのを防ぐ。【構成】下層配線3の上に第1の絶縁膜4を設けることにより、開孔部8を形成るときは下層配線3上の第1の絶縁膜4は除去しないで、第4の絶縁膜9を形成した後、下層配線3上の第1の絶縁膜4を除去し、スルーホール10を形成する。これにより、下層配線3と開孔部とのマージンによってスルーホール部の下層配線3の最小寸法が制限されず、下層配線3とスルーホール10とのマージンによって決まる最小寸法まで、スルーホール部の下層配線3の幅を小さくすることができる。

請求項（抜粋）：

半導体上に設けられた所定の絶縁膜の上に、下層配線を形成する工程と、前記下層配線を覆う第1の絶縁膜、前記第1の絶縁膜を覆う第2の絶縁膜、前記第2の絶縁膜を覆うスピンオンガラス膜および前記スピンオンガラス膜を覆う第3の絶縁膜を順次形成する工程と、前記下層配線上の前記第2の絶縁膜、前記スピンオンガラス膜および前記第3の絶縁膜を貫通する開孔を形成する工程と、前記開孔部および前記第3の絶縁膜上に第4の絶縁膜を形成した後、異方性エッチング法により前記開孔部の側壁にのみ前記第4の絶縁膜を残し、他の部分の前記第4の絶縁膜を除去する工程と、前記第3の絶縁膜と前記第4の絶縁膜とをマスクにして前記下層配線上の前記第1の絶縁膜を除去する工程と、前記開孔部の前記下層配線と接続し前記第3の絶縁膜上に延在する上層配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。