特許

J-GLOBAL ID：200903042364991738

サージ保護回路

発明者： 大友 祐輔 ,  水澤 武
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 川久保 新一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-134246
公開番号（公開出願番号）：特開平9-298835
出願日： 1996年05月01日
公開日（公表日）： 1997年11月18日
要約：

【要約】【課題】 回路を構成する全トランジスタの信頼性を保証しつつ、電源電圧VDD以上の高い電位をもつ信号を入力または出力することが可能なサージ保護回路を提供することを目的とする。【解決手段】 高電圧高電位電源VDDO(電圧値;Vddo)と低電圧高電位電源VDD(電圧値;Vdd)とで動作する半導体集積回路において、電源と入力回路または出力回路の間に設けられるサージ保護回路を2つのPチャネルトランジスタの縦列接続により構成し、入力回路または出力回路側の第1のPチャネルトランジスタのゲートを電源VDDに、電源VDDまたはVDDO側の第2のPチャネルトランジスタのゲートをVDDOに接続したことにより、2Vddの電位の信号が入力または出力された場合でも、各Pチャネルトランジスタのゲート・ドレイン間電圧、ゲート・ソース間電圧、ドレイン・ソース間電圧を電源電圧Vdd以下にする。

請求項（抜粋）：

高電位電源として、高電圧高電位電源および低電圧高電位電源の2つの電源で動作する半導体集積回路の入力端子に接続されるサージ保護回路において、第1のPチャネルトランジスタと第2のPチャネルトランジスタとを有し、前記第1のPチャネルトランジスタのドレインを前記入力端子に接続し、ゲートを前記低電圧高電位電源に接続し、また、ソースを前記第2のpチャネルトランジスタのドレインに接続し、前記第2のPチャネルトランジスタのソースを前記低電圧高電位電源に接続し、また、ゲートを前記高電圧高電位電源に接続したことを特徴とする入力端子のサージ保護回路。

IPC (6件)：

H02H 9/04 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H02H 7/20

FI (4件)：

H02H 9/04 B ,  H02H 7/20 F ,  H01L 27/04 H ,  H01L 27/08 102 F