特許
J-GLOBAL ID：200903042370668892
薄膜トランジスタアレイ
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平10-150592
公開番号（公開出願番号）：特開平11-326952
出願日： 1998年05月14日
公開日（公表日）： 1999年11月26日
要約：
【要約】【課題】TFT工程途中での帯電や異常放電等による、ゲート配線やゲート絶縁膜の破壊や、ゲート配線に接続された表示用TFTの特性異常などの不良を低減することができる薄膜トランジスタアレイの提供。【解決手段】マトリックス状に配列した画素電極(図1の15)に接続された表示用TFT(図1の18)と、ゲート配線(図1の13)と、信号線(図1の14)と、ゲート配線に略直交するゲート配線側共通線(図1の4)と、信号線に略直交する信号線側共通線(図1の21)と、ゲート配線とゲート配線側共通線との間、及び、信号線と信号線側共通線との間に配設された非線形素子(図1の11及び30)とを有する薄膜トランジスタアレイであって、非線形素子のゲート電極(図1の5)がゲート配線側共通線と離間して形成され、ソース、ドレイン電極(図1の24)が信号線側共通線と離間して形成され、ゲート配線側共通線とゲート電極、及び、信号線側共通線とソース、ドレイン電極が、それぞれ、絶縁膜のコンタクトホール(図1の28)を介して、第三の導電膜(図1の27)により接続される。
請求項（抜粋）：
基板上にマトリックス状に配列した複数の画素電極と、前記画素電極にそれぞれ接続された複数の表示用TFTと、前記画素電極の行ごとに配線され、各行のTFTにゲート信号を供給する第一の導電膜よりなる複数のゲート配線と、前記画素電極の列ごとに配線され、各列のTFTにデータ信号を供給する第二の導電膜よりなる複数の信号線と、前記ゲート配線の延在する方向に略直角に延在して形成されたゲート配線側共通線と、前記信号線の延在する方向に略直角に延在して形成された信号線側共通線と、前記ゲート配線の一の端側と前記ゲート配線側共通線との間、及び、前記信号線の一の端側と前記信号線側共通線との間の各々に配設された複数のTFTよりなる非線形素子と、を有する薄膜トランジスタアレイであって、前記ゲート配線と前記ゲート配線側共通線との間に配設された前記非線形素子のゲート電極が前記ゲート配線側共通線と離間して形成され、前記信号線と前記信号線側共通線の間に配設された前記非線形素子のソース、ドレイン電極が前記信号線側共通線と離間して形成され、前記ゲート配線側共通線と前記非線形素子のゲート電極、及び、前記信号線側共通線と前記非線形素子のソース、ドレイン電極が、それぞれ、前記第一の導電膜及び前記第二の導電膜の上層に形成された絶縁膜のコンタクトホールを介して、第三の導電膜により接続されている、ことを特徴とする薄膜トランジスタアレイ。
IPC (4件)：
G02F 1/136 500
, G02F 1/1345
, G09F 9/30 338
, H01L 29/786
G02F 1/136 500
, G02F 1/1345
, G09F 9/30 338
, H01L 29/78 612 C
