半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：特許業務法人サトー国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2008-098206
公開番号（公開出願番号）：特開2009-252954
出願日： 2008年04月04日
公開日（公表日）： 2009年10月29日
要約：

【課題】側壁転写技術を用いてライン及びスペースの各幅寸法を微細化した場合に、良好なラインパターンを形成する。【解決手段】本発明の半導体装置の製造方法は、被加工材4上に犠牲膜5を形成する工程と、犠牲膜5上にライン幅とスペース幅の比率が1対1のラインアンドスペースパターンにパターニングされたレジスト膜6を形成する工程と、レジスト膜6をスリミングしてライン幅寸法をスペース幅寸法の1/3にする工程と、レジスト膜6をマスクにして犠牲膜5を加工した後、レジスト膜6を除去する工程と、犠牲膜5のラインアンドスペースパターンのラインの側壁部に側壁膜9を形成する工程と、犠牲膜5を除去した後、側壁膜9のラインパターンを囲むように枠状の保護パターンを形成する工程と、ラインパターンおよび保護パターンをマスクに、被加工材4を加工する工程とを備えてなる。【選択図】図1

請求項（抜粋）：

被加工材上に犠牲膜を形成する工程と、前記犠牲膜上にライン幅とスペース幅の比率が1対1のラインアンドスペースパターンにパターニングされたレジスト膜を形成する工程と、前記レジスト膜をスリミングすることにより前記ラインアンドスペースパターンのライン幅寸法をスペース幅寸法の1/3にする工程と、前記レジスト膜をマスクにして前記犠牲膜を加工した後、前記レジスト膜を除去する工程と、加工された前記犠牲膜のラインアンドスペースパターンのラインの側壁部に側壁膜を形成する工程と、前記犠牲膜を除去する工程と、前記側壁膜からなるラインパターンの外側に、前記ラインパターンを囲むように枠状の保護パターンを形成する工程と、前記ラインパターンおよび前記保護パターンをマスクに、前記被加工材を加工する工程と、を備えたことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/76 , H01L 21/027 , H01L 21/306

FI (3件)：

H01L21/76 L , H01L21/30 570 , H01L21/302 105A

Fターム (13件)：

5F004DB01 , 5F004DB02 , 5F004DB26 , 5F004EA07 , 5F004EA12 , 5F004EA32 , 5F004EB04 , 5F032AA35 , 5F032BA01 , 5F032CA17 , 5F032DA23 , 5F032DA28 , 5F046AA17

引用特許：

出願人引用 (1件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願2005-345529 出願人：株式会社東芝

前のページに戻る