特許

J-GLOBAL ID：200903042393092530

半導体集積回路装置

発明者： 松村 陽一 ,  豊永 昌彦 ,  安井 卓也
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-245015
公開番号（公開出願番号）：特開2001-068552
出願日： 1999年08月31日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 スタンダードセル方式の半導体集積回路装置における回路の局所部分に生じる一時的な電圧降下を防止できるようにする。【解決手段】 半導体集積回路装置のスタンダードセル10における一端部に電源端子11が設けられ、該一端部と対向する他端部にグランド端子12が設けられている。セル10のゲート長方向には、電源端子11側にN型拡散層15が、グランド端子12側にP型拡散層16が互いに間隔をおいて形成されている。N型拡散層15のゲート電極14に対する一方の領域には、電源端子11から延びるセル内電源線11aが形成されている。セル内電源線11aとの間にヴィア18を介在させた上層配線パターン19が、セル内グランド線12aの上方にこれを覆うように形成され、その結果、セル内グランド線12aを下部電極とし、上層配線パターン19を上部電極とする容量部20が形成される。

請求項（抜粋）：

半導体基板上に形成され、機能素子、該機能素子に第1の電源電位を供給する第1の電源線及び前記機能素子に前記第1の電源電位と異なる第2の電源電位を供給する第2の電源線を有する機能セルを備え、前記第1の電源線と前記第2の電源線とは、上下方向に互いに隣接する配線層同士であって、前記第1の電源線と前記第2の電源線との一部分同士が互いに重なるように形成された容量部を有していることを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 21/82 L ,  H01L 27/04 D

Fターム (23件)：

5F038BE09 ,  5F038BH03 ,  5F038BH19 ,  5F038CA05 ,  5F038CA07 ,  5F038CA16 ,  5F038CD02 ,  5F038CD14 ,  5F038EZ20 ,  5F064AA04 ,  5F064CC12 ,  5F064DD10 ,  5F064DD12 ,  5F064DD24 ,  5F064EE09 ,  5F064EE14 ,  5F064EE16 ,  5F064EE17 ,  5F064EE19 ,  5F064EE22 ,  5F064EE26 ,  5F064EE43 ,  5F064EE52