特許
J-GLOBAL ID：200903042433462858
半導体デバイスの製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-003105
公開番号（公開出願番号）：特開平9-191038
出願日： 1996年01月11日
公開日（公表日）： 1997年07月22日
要約：
【要約】【課題】 高価な測定装置を必要とせず、かつ短時間にエッチング深さを測定可能な半導体デバイスの製造方法を提供する。【解決手段】 半導体ウエハ10上に、複数の窓の形状および大きさが等しくかつ窓同士の間隔(窓パターン間隔)が異なるエッチングマスク24bを形成する工程と、このエッチングマスクの窓領域に露出している半導体ウエハに対し、エッチングを行なって凹部26を形成する工程と、エッチングマスクを除去した後、凹部の間に残存している半導ウエハの凸部の頂上の幅の中から最小パターン幅19を知って、この最小パターン幅に対応するエッチングマスクの窓パターン間隔からエッチング深さを検査する工程とを含む。
請求項（抜粋）：
半導体ウエハにエッチング技術を用いて、ダイシングされるべき領域に凹部を形成し、該凹部の深さを検査して半導体デバイスを製造するに当たり、(a)前記半導体ウエハ上に、複数の窓の形状および大きさが等しくかつ窓同士の間隔(窓パターン間隔)が異なるエッチングマスクを形成する工程と、(b)該エッチングマスクの窓領域に露出している前記半導体ウエハに対し、エッチングを行なって凹部を形成する工程と、(c)前記エッチングマスクを除去した後、前記凹部の間に残存している前記半導体ウエハの凸部の頂上の幅の中から最小パターン幅を知って、該最小パターン幅に対応する前記エッチングマスクの窓パターン間隔からエッチング深さを検査する工程とを含むことを特徴とする半導体デバイスの製造方法。
IPC (8件)：
H01L 21/66
, B41J 2/44
, B41J 2/45
, B41J 2/455
, G01B 11/22
, H01L 21/302
, H01L 21/301
, H01L 33/00
H01L 21/66 P
, H01L 21/66 X
, G01B 11/22 Z
, H01L 33/00 L
, B41J 3/21 L
, H01L 21/302 Z
, H01L 21/78 L
, H01L 21/78 Z
