特許
J-GLOBAL ID：200903042435092578
タイムスロット・アサインメント回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-071843
公開番号（公開出願番号）：特開平11-275039
出願日： 1998年03月20日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】 タイムスロット・アサインメント回路に関し、大容量の伝送データに対して高効率で高い回線設定自由度の回線設定が行え、しかも小さい回路規模で低消費電力の回路を提出する。【解決手段】 伝送データをシーケンシャルに書き込む伝送データメモリ25を備え、該伝送データに対して時間的なスイッチングを行う時間スイッチ21と、その出力に対して空間的なスイッチングを行う空間スイッチ22と、上記両スイッチ21,22を制御する回線設定用アドレスを出力するアドレスコントロールメモリ23と、外部からの回線設定情報を、回線設定用アドレスと上記メモリ23のアクセス用アドレスとに変換する回線設定情報変換部24とから構成する。
請求項（抜粋）：
伝送データをシーケンシャルに書き込む伝送データメモリを備え、該伝送データに対して時間的なスイッチングを行う時間スイッチと、前記時間スイッチからの出力に対して空間的なスイッチングを行う空間スイッチと、前記時間スイッチおよび空間スイッチを制御する回線設定用アドレスを出力するアドレスコントロールメモリと、外部からの回線設定情報を、前記回線設定用アドレスと前記アドレスコントロールメモリのアクセス用アドレスとに変換する回線設定情報変換部とからなることを特徴とするタイムスロット・アサインメント回路。
IPC (6件)：
H04J 3/06
, H04B 10/22
, H04B 10/00
, H04J 3/08
, H04L 12/42
, H04Q 11/04
H04J 3/06 C
, H04J 3/08 B
, H04B 9/00 A
, H04L 11/00 330
, H04Q 11/04 C
, H04Q 11/04 F
, H04Q 11/04 M
