特許
J-GLOBAL ID：200903042441661053
キャッシュメモリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-263309
公開番号（公開出願番号）：特開平6-119245
出願日： 1992年10月01日
公開日（公表日）： 1994年04月28日
要約：
【要約】【目的】 エラーチェック機能付きのキャッシュメモリのアクセス時にエラーが検出された場合にも再アクセスして一時的な要因により発生したエラーを救う。【構成】 アクセス対象のデータが存在して比較器5によりヒット信号7がアクティブになったとき、タグメモリ3用のパリティ回路4又はデータメモリ8用のパリティ回路9から出力されるパリティエラー信号6又は10のいずれかがアクティブになってエラーが検出された場合、再実行要求手段11は再実行要求信号12をアクティブにしてキャッシュメモリの同一アドレスへの再アクセスを要求するが、その際、タグメモリ3内に設けられた有効ビット3cを有効状態に維持しておき、再アクセス時にエラーが発生しなければキャッシュヒット動作を行う。
請求項（抜粋）：
データを、該データのエラーを検出可能なエラー検出データとともに格納しておき、アクセス対象のデータが存在するキャッシュヒット時にデータのエラーを前記エラー検出データによってチェックした後に外部へ転送するエラーチェック機能付きのキャッシュメモリにおいて、データに正しい内容が格納されて該データが有効であるか否かを示す有効ビットと、アクセス対象のデータにエラーが検出された場合に該有効ビットを有効を示す値に保ったまま該データを再アクセスする手段とを備えたことを特徴とするキャッシュメモリ。
IPC (2件)：
G06F 12/08 310
, G06F 12/08
