特許

J-GLOBAL ID：200903042454596188

半導体装置の製造方法及び半導体装置

発明者： 助川 和雄
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-187222
公開番号（公開出願番号）：特開平5-036624
出願日： 1991年07月26日
公開日（公表日）： 1993年02月12日
要約：

【要約】【目的】 コンタクトホール及びその形成方法に関し,薄い半導体層に対して低いコンタクト抵抗を有するコンタクトホールを形成することを目的とする。【構成】 基板1上に設けられた半導体層6を覆って形成された絶縁層5に,半導体層6とオーミック接続するためのコンタクトホール8となるべき穴7を絶縁層5を貫通して開口し,穴7を少なくとも半導体層6の厚さまで低抵抗の多結晶シリコン8bで埋め込み,半導体層6とオーミック接続するためのコンタクトホール8を形成する工程を有することを特徴として構成する。

請求項（抜粋）：

基板(1)上に設けられた半導体層(6)を覆って形成された絶縁層(5)に,該半導体層(6)とオーミック接続するためのコンタクトホール(8)となるべき穴(7)を該絶縁層(5)を貫通して開口し,該穴(7)を少なくとも該半導体層(6)の厚さまで低抵抗の多結晶シリコン(8b)で埋め込み,該半導体層(6)とオーミック接続するためのコンタクトホール(8)を形成する工程を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 301 ,  H01L 27/12 ,  H01L 21/336 ,  H01L 29/784