特許

J-GLOBAL ID：200903042470686278

半導体装置の製造方法

発明者： 大野 淳一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-222035
公開番号（公開出願番号）：特開平9-069542
出願日： 1995年08月30日
公開日（公表日）： 1997年03月11日
要約：

【要約】【課題】 薄形・コンパクト,低コストで、接続・実装の高信頼性化が図られた半導体装置を歩留まりよく製造できる製造方法の提供。【解決手段】 被接続部を含む配線回路を備えた配線基板6の一主面に、半導体チップ8をフェースダウン型に実装工程を備えた半導体装置の製造方法であって、前記配線基板6面-半導体チップ8面間に、予め溶融性を有するフィルム状樹脂シート7を介在させ、前記フィルム状樹脂シート7の溶融・硬化によって、配線基板6面-半導体チップ8面間を充填一体化することを特徴とする半導体装置の製造方法である。

請求項（抜粋）：

被接続部を含む配線回路を備えた配線基板の一主面に、半導体チップをフェースダウン型に実装工程を備えた半導体装置の製造方法であって、 前記配線基板面-半導体チップ面間に、予め溶融性を有するフィルム状樹脂シートを介在させ、前記フィルム状樹脂シートの溶融・硬化によって、配線基板面-半導体チップ面間を充填一体化することを特徴とする半導体装置の製造方法。