特許

J-GLOBAL ID：200903042519107040

アレイパッケージおよびアレイパッケージが実装されたプリント配線板および電子機器

発明者： 大滝 徹
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-197537
公開番号（公開出願番号）：特開2001-024094
出願日： 1999年07月12日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】 端子がアレイ状に形成される基板を有する半導体パッケージにおいて、基板とプリント配線板間の接続の信頼性を向上することにより、接続部におけるクラックの発生を防ぐ。【解決手段】 半導体チップが搭載され、端子が2、3、4がアレイ状に配列される基板1を有するアレイパッケージにおいて、基板1の外形が六角以上の多角形、または、ほぼ円形に形成されている。端子の最外列は基板の外形に沿って配置されているので、端子が基板の中心部からほぼ等距離に配列されている。更に、端子が配列されていない基板の外側に、基板とプリント配線板間の接続を強化するための電気的には接続されない端子を設けることができる。

請求項（抜粋）：

端子がアレイ状に形成される表面実装用のLSIパッケージであって、端子が形成される基板の外形が六角以上の多角形状、または概略円形形状であることを特徴とするアレイパッケージ。

IPC (2件)：

H01L 23/12 ,  H05K 1/18

FI (2件)：

H01L 23/12 L ,  H05K 1/18 L

Fターム (8件)：

5E336AA04 ,  5E336BB02 ,  5E336BC28 ,  5E336BC34 ,  5E336BC40 ,  5E336CC31 ,  5E336EE03 ,  5E336GG01