特許
J-GLOBAL ID:200903042526928474

DMAコントローラ

発明者:
出願人/特許権者:
代理人 (1件): 石川 泰男 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-122032
公開番号(公開出願番号):特開平9-305530
出願日: 1996年05月16日
公開日(公表日): 1997年11月28日
要約:
【要約】【課題】 データ配列の異なるCPUに基づいて設計された入出力装置で処理されるデータを、それとは異なる種類のCPUによって正しく処理することが可能なDMAコントローラを提供する。【解決手段】 DMAコントローラ6は、自己のシステムのインテル系CPU1と異なる方式のモトローラ系CPUに対して設計された入出力装置(読取装置7、パソコン13など)との間でデータ転送を行う場合、当該入出力装置から供給されるデータ、若しくは、メモリから当該入出力装置に供給されるデータの配列を変更する配列変更回路9を有する。配列変更回路9は、ワード転送の際に、当該データの上位バイトと下位バイトを入れ換える。また、バイト転送の際には、EXOR回路15を介してアドレスを指定することによりデータを書き込み、又は、読み出すメモリ上のアドレス奇数アドレスと偶数アドレスとで入れ替えてデータ転送を行わせる。
請求項(抜粋):
CPU及びメモリを含む制御部と入出力部との間でデータ転送を行うDMAコントローラにおいて、前記入出力部から出力されるデータを前記メモリに転送し、前記メモリから読み出されたデータを前記入出力部へ転送する転送回路を有し、前記転送回路は、前記入出力部又は前記メモリから出力されたデータの配列を変更する配列変更回路を有することを特徴とするDMAコントローラ。
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る