特許
J-GLOBAL ID：200903042558122056
デッドタイム補償回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-025774
公開番号（公開出願番号）：特開平7-095773
出願日： 1994年02月24日
公開日（公表日）： 1995年04月07日
要約：
【要約】【目的】 高い搬送波周波数にして低周波領域での運転にも電流波形の歪みを少なくする。【構成】 PWM波形発生部11で発生する各相のPWM波形信号をデッドタイム補償部12によってパルス幅を調整するにおいて、電圧検出部16によりインバータ本体15の相出力電圧VCEのオン/オフタイミングを検出し、この信号検出にPWM波形のゲート基準信号のオン/オフ極性に応じて検出基準値を切り替えることにより、デッドタイム付加による出力電流のゼロクランプを無くす。
請求項（抜粋）：
主回路の相電圧出力のオン/オフタイミングを検出しこの検出信号と主回路のオン/オフ制御波形との誤差分をパルス幅として得る電圧検出部と、前記オン/オフ制御波形を前記誤差分で補償するデッドタイム補償部とを備えたPWM電力変換装置において、前記電圧検出部は、前記主回路の相電圧出力のローレベルからハイレベルへの変化時の検出基準と、ハイレベルからローレベルへの変化時の検出基準とを異なる値で検出することを特徴とするデッドタイム補償回路。
IPC (3件)：
H02M 7/48
, H02M 7/537
, H03K 17/13
