特許
J-GLOBAL ID：200903042565151398
積層型チップトランスの製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
一色 健輔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-124827
公開番号（公開出願番号）：特開平9-306770
出願日： 1996年05月20日
公開日（公表日）： 1997年11月28日
要約：
【要約】 (修正有)【課題】 コイルの相互間及びコイルの巻線間を非磁性体で簡単に埋め合わせて漏れ磁束の抑制が容易に可能な製造方法を提供する。【解決手段】 磁性体基板8の上に、まず、第1の工程として巻線パターン6a,6bを施し、次に、第2の工程として巻線パターンの上面及びパターン間に沿って非磁性体パターン12を施すとともに、各巻線パターンの一端部をそれぞれ露出部として残す。その後、第3の工程として非磁性体パターンと前記露出部とを除いた部分に磁性体パターン16を所定の厚みで施して非磁性体パターンの上面とを面一化させる。そして、その上に、第4の工程として、1層上の巻線パターンを、露出部に一端部が重なるようにして施すことによって螺旋状に接続する。さらに、第2の工程乃至第4の工程を順次繰り返すことによって、巻線パターンによって複数個の螺旋状コイル2a,2bを同軸状に配置された形で構築する。
請求項（抜粋）：
薄層状の導体パターン(10)、非磁性体パターン(12)及び磁性体パターン(16)をスクリーン印刷によって各々施しながら、該導体パターン(10)によって複数個の螺旋状コイル(2a,2b)を同軸状に配置した形で構築するとともに、該非磁性体パターン(12)を該コイル(2a,2b)の相互間及び該コイル(2)の巻線間に位置するように設ける積層型チップトランスの製造方法であって、磁性体基板(8)の上に、第1の導体パターン(10)を複数本相互に所定の間隔をおいて略4分の3ターン施す第1の工程と、該第1の導体パターン(10)の上面及びパターン間に沿って該非磁性体パターン(12)を施すとともに該第1の導体パターン(10)の一端部を露出部(14a,14b)として残す第2の工程と、該非磁性体パターン(12)及び該露出部(14a,14b)を除いた部分に該磁性体パターン(16)を所定の厚みで施して該非磁性体パターン(12)の上面と該磁性体パターン(16)の上面とを面一化する第3の工程と、該第3の工程の該非磁性体パターン(12)と該磁性体パターン(16)の上に該第1の導体パターン(10)の該露出部(14a,14b)に一端部が重なるように該第1の導体パターン(10)と同様なパターンを有する第2の導体パターン(18)を施して該第2の導体パターン(18)と該第1の導体パターン(10)とを螺旋状に接続する第4の工程とからなり、該第2の工程乃至該第4の工程を順次繰り返してなることを特徴とする積層型チップトランスの製造方法。
IPC (2件)：
FI (2件)：
H01F 41/04 C
, H01F 17/00 D
