特許

J-GLOBAL ID：200903042565219804

半導体ダイナミックメモリ

発明者： 田邉 昭
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-018006
公開番号（公開出願番号）：特開平5-242672
出願日： 1992年02月04日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】メモリセルの読出し信号の電圧を大きくする。【構成】センス増幅器SA1の第1の入出力端S1とビット線BL11との間に接続制御信号TG1によりオン,オフするトランジスタT4を設ける。センス増幅器SA1の第2の入出力端とビット線BL12との間に接続性信号TG2によりオン,オフするトランジスタT5を設ける。メモリセル(MC11)のデータ読出しの際、トランジスタ(T5)により、ビット線(BL12)をセンス増幅器SA1及びプレート線PLから切離す。

請求項（抜粋）：

第1及び第2のビット線と、この第1及び第2のビット線と絶縁交差する複数のワード線と、ソース,ドレインの一方を前記第1のビット線と接続し対応する前記ワート線のレベルに応じてオン,オフする選択用のトランジスタ、及び一端をこの選択用のトランジスタのソース,ドレインの他方と接続するコンデンサをそれぞれ備えた複数の第1のメモリセルと、ソース,ドレインの一方を前記第2のビット線と接続し対応するワード線のレベルに応じてオン,オフする選択用のトランジスタ、及び一端をこの選択用のトランジスタのソース,ドレインの他方と接続するコンデンサをそれぞれ備えた複数の第2のメモリセルと、前記各第1及び第2のメモリセルのコンデンサの他端と接続するプレート線と、前記第1,第2のビット線及びプレート線をそれぞれ所定のタイミングで所定のレベルにプリチャージするプリチャージ回路と、活性化信号により活性化し第1及び第2の入出力端間に伝達された信号を増幅するセンス増幅器と、このセンス増幅器の第1の入出力端と前記第1のビット線との間に接続され第1の接続制御信号によりオン,オフする第1のトランジスタ、前記センス増幅器の第2の入出力端と前記第2のビット線との間に接続され第2の接続制御信号によりオン,オフする第2のトランジスタ、前記センス増幅器の第2の入出力端と前記プレート線との間に接続され第3の接続制御信号によりオン,オフする第3のトランジスタ、及び前記センス増幅器の第1の入出力端と前記プレート線との間に接続され第4の接続制御信号によりオン,オフする第4のトランジスタを備えた接続制御回路とを有することを特徴とする半導体ダイナミックメモリ。